针对__________探测器设计需求，_____________与实验物理中心电子学组(以下称电子学方)计划开展针对_________探测器的专用集成电路芯 片（以下称ASIC）研制。本框架性协议旨在明确双方在此项合作研发项目中的权利和义务，对项目的实施方式给出参考，确保项目的顺利进行。 考虑到ASIC研发周期较长 、设计具有不可修改性，在一轮ASIC设计阶段应尽量汇总同一方向的探测器需求，进行一定程度的通用化设计，尽量兼顾多方需求。对相同探测器读出ASIC感兴趣的多个探...
专用集成电路芯片合作研发协议——实施细则
一、背景
针对__________探测器设计需求，_____________与实验物理中心电子学组(以下称电子学方)计划开展针对_________探测器的专用集成电路芯片（以下称ASIC）研制。本框架性协议旨在明确双方在此项合作研发项目中的权利和义务，对项目的实施方式给出参考，确保项目的顺利进行。
考虑到ASIC研发周期较长、设计具有不可修改性，在一轮ASIC设计阶段应尽量汇总同一方向的探测器需求，进行一定程度的通用化设计，尽量兼顾多方需求。对相同探测器读出ASIC感兴趣的多个探测器研发团队，在友好协商的前提下，可组成探测器联合需求方（以下称探测器方）。
二、权利及义务
2.1 双方义务
（1）探测器方
在合作启动阶段明确ASIC需求；
在ASIC研发阶段参与并监督芯片设计进度；
在ASIC研发完成后确保芯片与探测器的联调及应用，为ASIC迭代升级积累用户反馈。应参照工程管理模式，按照项目任务节点按时完成芯片从验收到系统应用的各环节工作。
（2）电子学方
在合作启动阶段积极参与需求讨论和方案调研，完成设计目标收敛；
在ASIC研发阶段按照工程管理模式，按照项目任务节点按时完成芯片设计；
在ASIC研发完成后配合探测器联调工作，提供技术支持，确保ASIC的系统应用。在ASIC应用测试阶段参与并监督ASIC与系统的联调测试进展和系统应用推进。
反面示例：
探测器方：应避免只提需求，不负责应用的“无结果”模式；应避免只询问现成芯片，逃避共同研发的“无付出”模式；应避免试探性研发，实则无意义的多路线并行的“非收敛”“备胎”模式；应避免彻底的验收式无参与“甩手掌柜型”合作模式。
电子学方：应避免需求分析阶段盲目自信、过分追求高指标、高技术难度而忽略了可实现性和设计风险的“冒进型”设计；应避免需求分析阶段过于保守、过分选择无风险设计而牺牲性能先进性的“不思进取型”设计；应避免芯片完成定型后完全不配合探测器测试的“甩手掌柜”型设计；
应明确，一款ASIC的成功系统应用是探测器方、电子学方“双向奔赴”的结果。双方均为成熟技术，则应聚焦系统应用实现；双方均有一定程度的研发性质，则应风险共担。
2.1 双方权利
（1）探测器方
在需求分析阶段，探测器方有权要求电子学方详细解释不同方案之间的优劣以及最终设计选择。
在芯片设计阶段，探测器方有权要求就芯片设计进展做双方规律性交流。
芯片研发完成后，探测器方具有该芯片的优先使用权；在芯片应用阶段产生的论文等，根据实际工作量，探测器方拥有优先署名权或联合署名权，会议报告应考虑优先安排探测器方人员；由芯片成功应用产生的各项成果，探测器方与电子学方为共同贡献人。
如在项目完成后计划后续的芯片功能、性能升级，或以该芯片为基础研发新一代芯片，前续项目的探测器方有优先参与权，并酌情考虑对新一代芯片的系统需求有较高的话语权重。
（2）电子学方
在需求分析阶段，电子学方有权要求探测器方对设计需求考虑做详细解释；有权要求需求有冲突的多个探测器团队之间通过沟通实现需求收敛；
在芯片设计阶段，电子学方有权要求探测器方积极参加芯片阶段性设计评审；有权要求探测器方配备人员积极完成探测器系统联调测试工作。在芯片设计阶段产生的论文等，根据实际工作量，电子学方拥有优先署名权或联合署名权，会议报告应考虑优先安排电子学方人员；由芯片成功应用产生的各项成果，探测器方与电子学方为共同贡献人。
在研发完成阶段，电子学方有权要求组织芯片初步交付验收评审，探测器方应积极配合，验收结果双方互认。
在芯片应用阶段，电子学方有权要求就芯片应用进展做双方规律性交流；由芯片成功应用产生的各项成果，探测器方与电子学方为共同贡献人。
三、合作研发实施建议
3.1 阶段一：需求分析
本阶段探测器及电子学双方应在充分调研的前提下，以现有技术、以及一段时间内经研发可实现的技术为基础，确定ASIC应用场景需求（功能描述）以及ASIC研发目标（性能描述）。探测器方以及电子学方分别应完成以下准备工作：
探测器方：
明确项目应用场景，包括探测器使用环境（高、低温、可靠性、功耗散热要求、抗辐照要求、物质量等），探测器规模（电极尺寸、通道数），探测器接口（探测器与电子学连接形式、电缆及封装），探测器组织形式（用户使用方式），特别是芯片性能需求等。
电子学方：
针对探测器类型进行充分调研，积极提供当前国内外相关技术发展现状，自身技术积累及项目周期内通过研发可实现的技术预期，主流性能指标，芯片主要工作模式，探测器接口需求，数据获取系统接口需求，触发或无触发需求等。
建议：考虑到ASIC设计的长周期性和不可修改性，需以自主设计ASIC的方式来实现探测器读出的需求应建立在一定的探测器成熟度上。以ASIC的特点，不适合探测器接口或需求等不断更新的应用场景。全新的探测器研发建议利用已有的功能及性能接近的ASIC芯片进行预研，实现探测器自身接口的预收敛。
3.2 阶段二：设计目标收敛
本阶段应实现探测器需求和接口的固化，特别是形成ASIC设计的全部需求文档，确保芯片设计过程中设计需求的稳定，避免无意义迭代。
多个探测器团队间相冲突的需求经友好协商后应该实现收敛。如确实无法收敛，则可考虑团队退出机制，另行寻求新项目合作。设计需求以兼顾大多数团队的共性需求为主。
按照工程管理模式，明确一系列芯片设计需求文档，包括芯片功能说明，芯片性能指标说明，芯片输入输出接口说明等。以上文档应以技术联系单的形式由探测器方和电子学方双方会签，风险双方共担。此后设计过程中，如无特殊情况，需求不应随意调整；确需调整的，需经探测器和电子学双方沟通同意，以评审纪要的形式落实，形成新的技术联系单。
按照工程管理模式，形成项目实施的CPM计划，明确项目实施的主要里程碑节点，建议包括：芯片工作模式及整体功能性设计完成；芯片原型设计及初步测试完成；芯片最终版及小批量测试完成；完成系统及原型机设计联调；实现系统初步应用测试等。各节点应以专家评审的方式进行项目核验。如遇特殊情况或因国际形势等产生不可预期的项目节点延时，应在项目组内经讨论后更新整体CPM计划。
建议项目目标不应简单定为芯片完成设计和交付，而应定为芯片实现初步的系统应用，确保系统的最终实现成为探测器方和电子学方的共同目标和责任。为确保芯片在有限的时间内顺利应用在系统上，在CPM计划的关键路径之外，特别是在芯片设计阶段，还应考虑系统应用所必要的前置并行研究，一般包括机械和散热结构设计和仿真，假模块组装验证，真空材料选择等，避免项目整体完全以ASIC为主的单线程线性实施。
根据以往设计经验，当前国际形式以及集成电路流片环境的变化，建议项目实施周期可参考如下：基于已有芯片的小规模、低风险芯片改版设计，以三年为期，包括芯片设计周期1.5年，系统联调及应用1.5年；需要全新芯片设计的探测器项目，视芯片难度和规模而定，至少以5年期考虑为宜，建议包括三轮ASIC流片、测试及迭代，为期三年，系统联调、原型机设计及初步应用研究以两年为期。技术风险较高、芯片规模较大、必须采用先进工艺的工程批流片（如130nm工程批流片排队时间很长）等情况，经探测器和电子学双方协商，建议适当增加项目实施周期，保证项目的可实现性。
3.3 阶段三：芯片设计阶段
在芯片设计阶段，根据芯片复杂度和项目规模，建议探测器和电子学双方组织规律性例会，沟通芯片设计、流片及测试进展。通过专家评审制度保障芯片各设计阶段的方案可行性，并及时验收芯片实施进度。评审节点建议包括：由项目需求技术联系单到芯片性能指标提取、芯片结构选择及整体设计；各版原型芯片流片前，及流片测试后；最终定型版或批量流片前评审规模建议扩大；系统联调测试及待交付时。
建议芯片一旦具备与探测器的初步联调条件（通常在第二版原型芯片后），探测器方应派专人参与联调实验并常驻跟踪ASIC设计进展，确保芯片后续的应用过程中探测器方对芯片工作模式相对熟悉。
3.4 阶段四：芯片交付及应用阶段
在芯片交付探测器方后，双方应继续以规律性例会形式沟通，例会内容应调整为系统联调测试为主。例会频率可根据情况适时调整。探测器方应积极向电子学方反馈各种系统测试和应用测试进展。
应确保应用测试阶段电子学方继续提供必要的技术支持，并掌握系统联调过程中的各种状态反馈，为芯片后续迭代升级积累必要数据。
在系统联调测试和应用测试阶段产生的各类文章和报告，应由探测器和电子学双方审核通过，确保在芯片和探测器系统两个领域的学术正确性。
四、项目交付
本项目应以如下方式形成完善的技术文档，建议包括：
芯片设计需求技术联系单。应在需求分析阶段确定。
芯片使用手册、芯片封装接口及引脚信息、芯片测试方案等。以上文档应在芯片定型交付探测器联调测试时提供初稿。经项目系列测试更新后，完成最终芯片使用说明手册。
探测器系统使用手册、可发布版固件程序（源码是否内部共享可经双方协商，以不公开为主）、探测器软件界面使用说明（源码是否内部共享可经双方协商，以不公开为主）。以上文档应在项目完成后完善并发布。
五、项目中止程序
因探测器及电子学共同研发存在不可避免的设计风险，在项目执行过程中，特别是实质设计开始后，如经一段时间研究发现项目目标确实无法实现，则建议通过评审的方式执行项目中止程序。
根据项目已执行阶段的不同，建议项目中止程序如下：
需求分析收敛失败，或ASIC初步方案设计及调研论证目标无法达成，建议项目自然中止，另寻合作机会。
ASIC经原型流片后论证目标无法实现，应首先明确问题原因，并以专家评审的形式形成合作组决议。如确无改进方案，则应明确责任：除需求分析不当、设计方案不当等典型原因之外，如属于双方共同未预见性技术问题，建议讨论是否更新项目需求或目标，或短期内经方案调整后是否可形成新路线。
如ASIC经原型流片及初步系统联调后验证通过，但经批量生产后发现事前不可预见性的重大问题（例如可靠性、良率等），应首先明确问题原因，并以专家评审的形式形成合作组决议。如果经方案改进后有解决问题的可能性，经项目组讨论，建议适当延长芯片设计周期，如需增加新的ASIC流片轮次，需经项目组讨论并寻求可能的经费渠道。如已发现问题归结为工艺或技术路线整体设计问题导致项目不得不中止，建议已完成初步验证的ASIC原型芯片应考虑形成模组级小系统，固化已取得成果，供后续探测器研究使用。
如已完成ASIC交付验收，但在系统应用阶段遇到重大问题（例如用户接口不一致、用户发生变动等），建议由合作组督促探测器及用户方尽快形成一套新的系统应用方案，落实已完成的ASIC芯片的实际应用测试。本阶段不宜轻易执行项目中止程序。
如遇不可抗因素，例如疫情、国际局势变动、人员调动等，导致项目推进遭遇重大困难，应通过合作组讨论是否存在合理解决手段，包括延长项目周期、替换相应人员等。如一段时间内项目确需中止，则已取得的研究成果应以文章、技术文档等合适手段固化。
六、合作方式
双方应遵循平等、互利、诚信、共赢的原则，共同完成项目；
双方应明确各自的职责和任务，确保项目的顺利进行；
双方应保持良好的沟通，及时解决问题。
七、专家组
建议以项目外专家组的形式形成对项目的有效监管。专家组建议由相关领域有设计经验的国内外专家组成，主要负责对项目目标和实现方案、项目执行周期的关键节点、项目验收阶段等通过专家评审机制保障项目的实施。当合作多方出现意见分歧时，应通过专家组仲裁的形式解决争议。
八、建议经费管理形式
建议合作应以合作申请项目的方式获取经费支持，并确保能够通过项目目标及实施周期对合作的最终实现产生必要的约束。
无论项目牵头方归属如何，建议应划设探测器方及电子学方各自独立的子课题，保证一定程度的经费自主性，以促进研究的灵活性和独立性。子课题经费不宜仅以研究成本来计算，还应包含必要的人员差旅费用、劳务费用等，以确保合作研发所需的人力资源成本计算在内。考虑到近年由于国际形势变动，元器件价格波动较大，在经费计算时建议考虑合理的裕度。
如需购置必要的设备，则应在经费申请时在合作组内部达成共识。
九、保密条款（可选）
双方应对项目中所涉及的技术、商业机密等保密信息进行保密，未经双方协商一致，不得向第三方泄露。
十、成果及知识产权
因本项目研发而产生的文章，探测器方和电子学方拥有共同署名权。在项目不同阶段，优先署名权应视实际贡献以双方商定为主。
因本项目研发而提交的会议报告，在项目不同阶段，应视实际贡献而双方商定报告代表；在项目研发完成后所提交的会议报告，建议探测器和电子学双方协商后，轮流派出人员代表项目组报告。会议报告中应明确体现出合作组成员。
因本项目研发产生的全部学术文章及报告，都应经过合作组审核后方可投稿。
因本项目成功完成后而孵化的后续项目或成果转化等，参与本项目的探测器方和电子学方具有优先参与权。
因本项目研发而实现的相关芯片技术或探测器系统等，可考虑具有一定的技术排他性，如后续建立有其他衍生性合作，应首先在合作组内进行知情性讨论。建议其他学术性合作沿用当前学术界通行规范，以技术共享为主；商业性合作应按照高能所成果转化规定与有关部门协商。后续衍生性合作应以自愿参加为前提，所需人员、经费等相关资源，以相关方友好协商确定。
本项目以系统应用和芯片实现为主要目标，探测器方和电子学方仍建议保留各自的技术独立性：有关芯片方面的专项电子学技术，由电子学方享有知识产权；有关新型探测器方面的专项探测器技术，由探测器方享有知识产权；在系统应用中的各项联合研究工作，由探测器电子学双方共享知识产权。
双方应共同承担因侵犯第三方知识产权而产生的责任。
本协议自双方签字盖章之日起生效，有效期为项目完成之日。双方如需继续合作，应另行签订协议。
以上协议仅供参考，具体内容应根据实际情况进行调整。