Cloudsight Wireless LTD.

CV5200 是云望物联一款卓越的基于802.11 设计的远距离 WIFI 私有协议双向无线通信模块，具有片上系统（SOC）配备 64MB DDR2 RAM 和 8MB SPI FLASH；符合 IEEE802.11b/g/n /无线网络协议以及私有 LR-WiFi（Long Range WiFi）协议，大大扩展通信距离，采用多路收发无线信号，具有良好的抗多径和干扰效果，并具有点对点，点对多点，MESH 自组网等灵活的组网方式。

本文档主要描述了 CV5200 模块的功能，性能和硬件接口，并给出相关的硬件参考设

计。

1.2 产品规格概述 ‌

表 1 产品规格概述

CPU 型号	QCA9531 主频 600MHz
内存	64MB DDR2
Flash	8M SPI
工作频段	2.4G
最远传输距离	≥8KM（空旷无干扰，全向天线）
接收灵敏度	-101dBm

吞吐量	1~20Mbps 自适应
发射功率	3~29dBm 可配置
调制技术	OFDM
分集	2x2 MIMO
FEC	LDPC
网络拓扑	点对点，点对多点，mesh 网状网
加密	WPA2 AES
功耗	<=6.3W
供电	3.3V 供电
工作温度	-20℃~+80℃
工作湿度	5%-95%（非冷凝）

1.3 应用框图 ‌

CV5200 应用框图 1 所示，该模块提供接口包括：天线接口、电源接口、USB2.0 接口、UART 接口，PCIe x 1 接口、WAN 口、LAN 口，复位接口以及 GPIO 接口。

图 1 CV5200 应用框图

二、接口信号定义 ‌

表 3 引脚信号定义

PIN	名称	I/O	描述	DC 特性（V）
PIN	名称	I/O	描述	最小值	典型值	最大值
1	GND	PI	地	-	0	-
2	GND	PI	地	-	0	-
3	GPIO17	I/O	GPIO 接口	-0.3	2.5	2.75
4	GPIO14	I/O	GPIO 接口	-0.3	2.5	2.75
5	GPIO15	I/O	GPIO 接口	-0.3	2.5	2.75
6	GPIO16	I/O	GPIO 接口	-0.3	2.5	2.75
7	GND	PI	地	-	0	-
8	GND	PI	地	-	0	-
9	GND	PI	地	-	0	-
10	+3V3	PI	3.3V 电源	2.97	3.3	3.63
11	+3V3	PI	3.3V 电源	2.97	3.3	3.63
12	+3V3	PI	3.3V 电源	2.97	3.3	3.63
13	+3V3	PI	3.3V 电源	2.97	3.3	3.63
14	GPIO1	I/O	GPIO 接口	-0.3	2.5	2.75
15	GPIO4	I/O	GPIO 接口	-0.3	2.5	2.75
16	RX4_P	DI	WAN 口接收+	-	-	-
17	RX4_N	DI	WAN 口接收-	-	-	-
18	TX4_N	DO	WAN 口发送-	-	0	-
19	TX4_P	DO	WAN 口发送+	-	0	-
20	GPIO0	I/O	GPIO 接口	-0.3	2.5	2.75
21	GPIO2	I/O	GPIO 接口	-0.3	2.5	2.75
22	GPIO3	I/O	GPIO 接口	-0.3	2.5	2.75
23	SPI_CLK	DO	SPI 时钟	-0.3	2.5	2.75
24	SPI_MO_SI	DO	SPI 数据发送	-0.3	2.5	2.75
25	SPI_MI_SO	DI	SPI 数据接收	-0.3	2.5	2.75
26	GND	PI	地	-	0	-
27	GND	PI	地	-	0	-
28	RX0_P	DI	LAN 口接收+	-	-	-
29	RX0_N	DI	LAN 口接收-	-	-	-
30	TX0_P	DO	LAN 口发送+	-	-	-
31	TX0_N	DO	LAN 口发送-	-	-	-
32	+2V0	PO	滤波器电源	-0.3	2.0	2.2
33	USB_DM	I/O	USB2.0 信号-	-	-	-
34	USB_DP	I/O	USB2.0 信号+	-	-	-
35	GND	PI	地	-	0	-
36	PCIE_TX_N	DO	PCIe 数据发送-	-	-	-

37	PCIE_TX_P	DO	PCIe 数据发送+	-	-	-
38	GND	PI	地	-	0	-
39	PCIE_RX_P	DI	PCIe 数据接收+	-	-	-
40	PCIE_RX_N	DI	PCIe 数据接收-	-	-	-
41	GND	PI	地	-	0	-
42	PCIE_CLK_P	DO	PCIe 时钟+	-	-	-
43	PCIE_CLK_N	DO	PCIe 时钟-	-	-	-
44	GND	PI	地	-	0	-
45	UART_TXD	DO	UART 数据发送	-0.3	2.5	2.75
46	GPIO12	I/O	GPIO 接口	-0.3	2.5	2.75
47	PCIE_RST_N_OUT	DO	PCIe 复位信号	-0.3	3.3	3.63
48	UART_RXD	DI	UART 数据接收	-0.3	2.5	2.75
49	GPIO11	I/O	GPIO 接口	-0.3	2.5	2.75
50	GPIO13	I/O	GPIO 接口	-0.3	2.5	2.75
51	RESET_N	DI	系统复位信号	-0.3	3.3	3.63
52	GND	PI	地	-	0	-

说明：

P——电源引脚 D——数字引脚 I——输入引脚， O——输出引脚。

三、接口设计指南

3.1 天线接口 ‌

CV5200 天线通过 IPX 连接器引出，模块有两个天线接口，需使用带屏蔽的同轴线缆连接到外部天线。对于天线有如下建议：

1) 同轴线缆长度尽量短，不能过长造成信号衰减；

2) 天线安装要避免信号干扰，远离干扰源，特别是高速数字信号及开关电源等；

3) 两个天线安装尽量保持 90 度垂直。

3.2 电源接口 ‌

模块电源接口引脚定义如表 6 所示。

表 6 模块电源信号定义

PIN	名称	I/O	描述	最小值(V)	典型值(V)	最大值(V)
10	+3V3	PI	3.3V 电源	2.97	3.3	3.63
11	+3V3	PI	3.3V 电源	2.97	3.3	3.63
12	+3V3	PI	3.3V 电源	2.97	3.3	3.63
13	+3V3	PI	3.3V 电源	2.97	3.3	3.63

当CV5200 工作需要一路 3.3V 电源，电源电流峰值不超过 2A。推荐采用输出电流大

于 2A 的LDO 或DC-DC 开关电源做为+3V3 的输入，并在引脚接口处并联至少 1 个 22uF

电容，电源走线尽量短尽量宽。推荐电源电路设计如下：

图 2 电源设计推荐电路

3.3 复位控制 ‌

CV5200 用RESIN_N 信号作为全局复位管脚，该信号直接与QCA9531 复位管脚相连，用于实现模块硬件复位功能，信号定义如表 7 所示。

1) 模块上已经集成了上电复位电路，用户在初次上电时，不需要进行额外操作。

2) 如用户需要将模块复位，应将RESIN_N 信号拉低至少 100ms。

表 7 复位信号定义

PIN	名称	I/O	描述	最小值(V)	典型值(V)	最大值(V)
51	RESET_N	DI	系统复位信号	-0.3	3.3	3.63

3.3 USB接口 ‌

CV5200 提供 1 个High-speed USB2.0 接口，最大支持传输速率 480Mbps，USB 工作在Host 模式下。信号定义如表 8 所示

表 8 USB 信号定义

PIN	名称	I/O	描述	最小值(V)	典型值(V)	最大值(V)
33	USB_DM	I/O	USB2.0 信号-	-	-	-
34	USB_DP	I/O	USB2.0 信号+	-	-	-

设计推荐电路如图 3 所示：

图 3 USB 设计推荐电路

设计建议：

1) DP 与DM 之间串联一个NA 电容，用来进行眼图调试（如没有认证要求可不接）。

2) 布局、布线长度尽量的短，确保布线阻抗连续性，差分阻抗控制为90 欧；

3) 在走线周围分布过孔包地，避免大电流、干扰源对信号产生干扰。

3.4 PCIe接口 ‌

CV5200 有一组PCIe x1 接口（RC）接口，用户可以外部扩展。其信号如表 9 所示：

表 9 PCIe 信号定义

PIN	名称	I/O	描述	最小值(V)	典型值(V)	最大值(V)
36	PCIE_TX_N	DO	PCIe 数据发送-	-	-	-
37	PCIE_TX_P	DO	PCIe 数据发送+	-	-	-
42	PCIE_CLK_P	DO	PCIe 时钟+	-	-	-
43	PCIE_CLK_N	DO	PCIe 时钟-	-	-	-
42	PCIE_CLK_P	DO	PCIe 时钟+	-	-	-
43	PCIE_CLK_N	DO	PCIe 时钟-	-	-	-

设计推荐电路如图 4 所示：

图 4 PCIe 设计推荐电路

设计建议：

1) PCIE_TX 组信号需要串接 0.1uF 耦合电容，如果外部为PCIe 插槽，则电容应靠近插槽放置，如果外部为其它芯片或者设备，电容应靠近CV5200 模块放置。

2) PCIE_RX 组信号如设备端已经串接 0.1uF 电容，则不需要再串接；如设备端没有串接，则必须串接 0.1uF 电容，电容布局靠近设备端。

3) 布局、布线长度尽量的短，确保布线阻抗连续性，差分阻抗控制为100 欧；

4) 在走线周围分布过孔包地，避免大电流、干扰源对信号产生干扰。

3.5 网络接口 ‌

CV5200 提供一个 100Mbps WAN 口和一个100Mbps LAN 口，1 组对应LAN 口信号，

4 组对应的是 WAN 口信号，定义如表 10 所示。

表 10 网口源信号定义

PIN	名称	I/O	描述	最小值(V)	典型值(V)	最大值(V)
16	RX4_P	DI	WAN 口接收+	-	-	-
17	RX4_N	DI	WAN 口接收-	-	-	-
18	TX4_N	DO	WAN 口发送+	-	0	-
19	TX4_P	DO	WAN 口发送-	-	0	-
28	RX0_P	DI	LAN 口接收+	-	-	-
29	RX0_N	DI	LAN 口接收-	-	-	-
30	TX0_P	DO	LAN 口发送+	-	-	-
31	TX0_N	DO	LAN 口发送-	-	-	-
32	+2V0	PO	滤波器电源	-0.3	2.0	2.2

用户在使用时，需要外部接滤波器或者使用带滤波器的RJ45 连接器，使用外部滤波器的建议设计如图 5 和图 6 所示：

图 5 LAN 设计推荐电路

图 6 WAN 设计推荐电路

设计建议：

1) 布局、布线长度尽量的短，确保布线阻抗连续性，差分阻抗控制为100 欧；

2) 在走线周围分布过孔包地，避免大电流、干扰源对信号产生干扰。

3.6 UART接口 ‌

CV5200 有一组UART 接口用于调试，最高速率为 115.2 Kbps，该UART 口不支持硬件流控制（hardware flow control）。接口引脚定义如表 11 所示。

表 11 UART 信号定义

名称

I/O

描述

最小值

(V)

典型值(V)

最大值(V)

UART_TXD1

UART 数据发送

-0.3

2.5

2.75

UART_RXD

UART 数据接收

-0.3

2.5

2.75

UART 接口电平为 2.5V，在与不同接口电压的外部设备相连时，需要进行电平转换。如接外部电压为 3.3V 的设备，图 7 所示电路可供参考：

注意：

图 7 UART 设计推荐电路

1) 上图R36 的电阻为参考值，用户可根据实际情况选择22 欧姆~100 欧姆之前的阻值。

2) 如需对UART_TXD 在外部进行上拉，请确保上拉电阻不小于4.7K。

3.4 GPIO接口 ‌

CV5200 提供 12 个GPIO 端口用于用户定义，其信号如表 12 所示：

表 12 GPIO 信号定义

PIN	名称	I/O	描述	最小值(V)	典型值(V)	最大值(V)
20	GPIO0	I/O	GPIO 接口	-0.3	2.5	2.75
14	GPIO1	I/O	GPIO 接口	-0.3	2.5	2.75
21	GPIO2	I/O	GPIO 接口	-0.3	2.5	2.75
22	GPIO3	I/O	GPIO 接口	-0.3	2.5	2.75
15	GPIO42	I/O	GPIO 接口	-0.3	2.5	2.75

49	GPIO11	I/O	GPIO 接口	-0.3	2.5	2.75
46	GPIO12	I/O	GPIO 接口	-0.3	2.5	2.75
50	GPIO13	I/O	GPIO 接口	-0.3	2.5	2.75
5	GPIO15	I/O	GPIO 接口	-0.3	2.5	2.75
6	GPIO16	I/O	GPIO 接口	-0.3	2.5	2.75

注意：

1) 在使用时，GPIO4 在模块上电时必须保持低电平；

四、 PCB设计及封装 ‌

5.1 PCB设计要求 ‌

1) 模块布局距离板边沿≥2mm ，模块周围区域避免外围器件的干扰影响；

2) 模块布局时，要考虑生产加工；

3) 焊盘设计需要考虑焊接的可靠性；

4) 模块板底部不要露铜。

5.2 封装信息 ‌

图 8 为CV5200 外形尺寸，图 9 为建议的底板封装尺寸。单位：mil[mm]

图 8 CV5200 外形尺寸

图 9 CV5200 建议封装尺寸，单位mm，中间镂空

Document Metadata

Table of Contents

Cloudsight Wireless LTD.

Document Metadata

Cloudsight Wireless LTD.

CV5200

硬件说明手册